Lo que desgranamos esta misma semana va, según el mayor filtrador del planeta, en la dirección correcta. Intel Nova Lake será bastante disruptivo en muchos aspectos y pretende ser una plataforma para albergar dos segmentos de mercado: mainstream y HEDT. Lo que ahora se filtra es, precisamente, lo que vimos en parte mediante dos artículos: el de consumo de 700W y el de la caché L3 bLLC que no será vertical. Además, se plantean varios datos extra, porque Nova Lake tendrá un problema tremendo de coste, un consumo elevado para las CPU HEDT y dependerá mucho de su rendimiento para intentar justificar el precio final de cada modelo.
Luces y sombras en un viernes que promete bastantes emociones fuertes, así que no te despegues de la pantalla, porque hay novedades suculentas a lo largo del día. Y lo empezamos precisamente con Intel y su próxima arquitectura, donde hay datos más específicos si cabe que los que vimos hace días.
Intel Nova Lake, alto coste de fabricación, un PL2 mejor de lo esperado, desbloqueable y sin caché vertical, pero sí con bLLC
Honestamente, no quiero hacer de esto algo insufriblemente largo, ya tuvimos bastantes datos en los dos anteriores que te recomiendo leer si te lo perdiste, así que daremos por sentado todo lo hablado y avanzaremos al presente con el contexto aprendido. Como bien sabemos, la versión más potente y rápida de Nova Lake será la enfocada a HEDT dentro de la propia plataforma LGA1954, y esto repercute en una configuración Dual Base Tile con 28 Cores en cada una para sumar hasta 52 núcleos en total.
Los 700W de los que hablamos en PL4 no son una cifra realmente descabellada si tenemos en cuenta cómo funciona el Power Limit de Intel, y la estimación que hicimos en su momento para tal configuración de núcleos nos llevó a un valor en PL2 de entre 400W a 450W. No íbamos desencaminados en parte.
La filtración de hoy parece introducir una variable más: Intel Nova Lake sí que podrá consumir esos valores en esa configuración de 52 Cores, pero solo mediante BIOS desbloqueadas en modelos concretos de placas base, entendemos que de gama Premium y con un VRM impresionante, con refrigeración activa y un PCB de varias capas. Es decir, modelos de más de 1.000 euros fácilmente destinados a HEDT para soportar semejante bestia, o dicho de otro modo, no es el escenario para el gamer que busca los mayores FPS.
Sobre 350W en las versiones de 52 Cores, posiblemente 250W en las versiones gaming de 28 núcleos
Dicho esto, el PL2 más común estará limitado, es decir, tendrá frecuencias y voltajes menores, así como menos calor generado, porque según se dice Intel lo fijará en 350W, que para 52 Cores es una cifra realmente buena. Por dar contexto, el PL2 de un Intel Core Ultra 9 285K es aproximadamente de 250W para sus 24 Cores, así que hay un buen salto adelante en cuanto a eficiencia, puesto que con 4 Cores más es posible que veamos consumos sostenidos reales en PL2 similares para las variantes de un Base Tile sin bLLC, e inferiores para los modelos enfocados al gaming con bLLC, o bien, frecuencias más altas para estos últimos.
Actualmente, lo más cercano a esto en HEDT dentro de AMD es el Threadripper 9980X con 64 Cores y un PL2 de 485W. El anterior Threadripper PRO 7985WX con 56 Cores obtuvo un PL2 exactamente igual, aunque lógicamente el nodo hace mucho ahí.
Lo que se intenta poner en tela de juicio es que hay que cambiar "el chip" con Nova Lake y sus dos segmentos de mercado, porque HEDT y mainstream convivirán, dándonos la oportunidad de seleccionar la CPU que queramos según lo que necesitemos, con un mismo socket y mismo soporte.
El problema del área, el coste de fabricación y la caché bLLC a modo de L3
Hay varias cosas a confirmar sobre lo que vimos esta semana, y que, salvo que las fuentes estén equivocadas, íbamos totalmente bien encaminados. Los filtrados 110 mm2 para las versiones del Compute Tile sin bLLC y los 150 mm2 de las versiones con caché bLLC enfocados para gaming, tendrán, como dijimos con datos en la mano, 36 MB de L3 para el primero y 144 MB (36 MB + 108 MB) para el segundo.
Esto, ahora mismo, es la opción más óptima para cuadrar el círculo del rendimiento, costes y temperatura, así como consumo, porque habrá dos tipos de Compute Tile. El problema viene en los precios finales para los usuarios frente a Zen 6.
AMD estipula entre 75 mm2 y 76 mm2 para los CCD con 12 Cores destinados a Zen 6, más luego el IOD que tendrá unos 155 mm2, posiblemente fabricado en el N6 de TSMC. Esto supone que Intel, comparativamente hablando, gastará un 46,7% más de silicio en las versiones del Compute Tile con 36 MB de L3, y un 100% más en el caso de las versiones de 144 MB.
El número de Tiles usados, sean o no funcionales, determinará el coste, y ahí el tipo de Base Tile es crucial
Ni siquiera los Ryzen X3D con 75 mm2+ 75 mm2 llegarán al coste del Compute Tile con bLLC de Nova Lake, principalmente porque el nodo para la 3D V-Cache 3.0 será, posiblemente fabricado en el N3B o N4, no está claro todavía.
Dicho esto, sigamos con costes por área, ya que se estipula que el Base Tile individual superará los 350 mm2 agrupando todos los Tiles que necesita Intel, a saber, 3 Tiles funcionales, además de los dos Compute Tile, y varios Dummy para completar el rectángulo de cara a estabilizar la presión en todos los puntos con la soldadura para el IHS. Evidentemente, en la versión con un Base Tile el coste se reduce bastante al necesitar mucho menos silicio en general.
Dicho esto, lo interesante aquí será la comparativa de 8+16+4 con bLLC de Intel y sus 150 mm2 con los dos CCD de AMD para conseguir 24 Cores con caché vertical. Aunque solo la tenga uno de esos CCD a lo 9950X3D. Sea como fuere, puede que Nova Lake-S sea más rápida como arquitectura, o tenga una segmentación mejor que Zen 6, pero el coste y su PL2 va a determinar si es atractiva para el usuario en un momento donde los precios del hardware están por las nubes, y ahí AMD puede competir realmente mejor, aunque hipotéticamente no estuviese por delante, que está por ver.
Saludos.
No hay comentarios:
Publicar un comentario
Por favor sé respetuoso/a y escribe adecuadamente. Gracias.