Intel y AMD han dado otro paso importante dentro del x86 Ecosystem Advisory Group, el grupo creado por ambas compañías para coordinar el futuro de la arquitectura x86 y evitar que cada fabricante avance por su cuenta en funciones críticas. La novedad es la publicación de la especificación ACE v1.15, siglas de AI Compute Extensions. Bajo este nombre nos encontramos con una ampliación del conjunto de instrucciones x86 orientada a acelerar cargas de inteligencia artificial y machine learning. Especialmente en operaciones de multiplicación de matrices y formatos numéricos de baja precisión.
La clave de ACE está en que no se plantea como una NPU independiente ni como una simple mejora de rendimiento genérica. Hablamos más de una capa de instrucciones para que las futuras CPU x86 puedan trabajar mejor con operaciones típicas de IA. La multiplicación de matrices es una de las bases de redes neuronales y modelos de lenguaje, y aunque AVX10 puede encargarse de este tipo de cálculos, el documento técnico de ACE reconoce que la densidad de cómputo y la escalabilidad de SIMD tradicional tienen límites. Por eso ACE introduce primitivas matriciales que combinan registros vectoriales AVX con registros tipo tile, buscando más rendimiento, escalabilidad y eficiencia energética dentro de la propia CPU.
Breve resumen de lo que implica tener futuras CPU x86 AMD e Intel con la instrucción ACE
Según la especificación oficial, ACE añade un nuevo estado de registros, incluyendo tile registers y registros de escalado por bloques. Además de operaciones de procesamiento que consumen entradas AVX y trabajan sobre ese estado matricial. También define movimientos de datos entre registros ACE y registros AVX, junto con mecanismos para la gestión del sistema. En la práctica, esto significa que la CPU podrá manejar de forma más directa datos preparados para IA. Todo ello sin depender siempre de caminos menos eficientes o de aceleradores externos para ciertas operaciones como la NPU o GPU.
Otra parte importante es el soporte para formatos de baja precisión. ACE contempla INT8, INT32, FP32, BF16, FP16, E8M0, FP8, MX FP8, MX FP6, MX FP4 y MX INT8, formatos especialmente relevantes para inferencia, cuantización y modelos de IA donde reducir precisión permite ahorrar ancho de banda, memoria y consumo. La especificación también indica que las implementaciones compatibles deberán partir, como mínimo, de una base AVX10.1, y que varias operaciones de conversión de formato se proporcionan dentro del marco AVX10.
El movimiento tiene además una lectura estratégica. Intel y AMD crearon el grupo x86 EAG en 2024 junto a otros actores del ecosistema para mejorar la compatibilidad, reducir la fragmentación y dar a los desarrolladores una base más consistente entre plataformas. La propia AMD explicó en el primer aniversario del grupo que los grandes hitos técnicos eran FRED, AVX10, ChkTag y ACE. Mientras que anunció el objetivo común de modernizar x86 en rendimiento, seguridad y compatibilidad de software. Esto es especialmente relevante porque x86 ya sufrió en el pasado problemas de fragmentación con extensiones como AVX-512, donde no todos los procesadores implementaban los mismos subconjuntos o lo hacían de la misma manera.
Por ejemplo, la arquitectura AMD Zen 7 aplicará este nuevo enfoque para acelerar cargas de trabajo de IA
En resumen, ACE intenta evitar el mismo escenario que vimos con la extensión AVX-512. Para ello, llega como una especificación conjunta de Intel y AMD, pensada para que los desarrolladores puedan optimizar bibliotecas, compiladores y frameworks sin tener que mantener caminos completamente distintos para cada fabricante. Es decir, que ambas compañías se unen ante la necesidad de estandarización como una de las razones de fondo detrás de ACE.
De momento, no hay que interpretarlo como una mejora inmediata para los procesadores actuales. La propia especificación avisa de que el documento describe tecnologías en fase de diseño y que los planes de producto pueden cambiar. AMD ya ha hablado de mejoras relacionadas con nuevos tipos de datos de IA y más canalizaciones IA en Zen 6 (Ryzen 10000), mientras que Zen 7 (Ryzen 11000) apuntaría a un nuevo motor matricial y extensiones de formatos de datos para IA. Aun así, el impacto real dependerá de cuándo lleguen estas instrucciones al silicio. Por no hablar del soporte en sistemas operativos, compiladores, bibliotecas como NumPy/SciPy y frameworks como PyTorch o TensorFlow.
En resumen, ACE es una pieza más dentro del intento de Intel y AMD por reforzar x86 frente al avance de arquitecturas alternativas y frente a la demanda creciente de IA local. No sustituye a una GPU, NPU o aceleradores dedicados en cargas masivas, pero sí puede hacer que las futuras CPU x86 sean más competitivas y predecibles en operaciones de IA, inferencia ligera, servidores, estaciones de trabajo y portátiles. Lo importante no es solo el rendimiento potencial, sino que Intel y AMD estén alineando la base técnica de sus futuras CPU en lugar de empujar extensiones incompatibles entre sí.




















