AMD revela su futuro con el 3D V-Cache y los chiplets con diseño 3D

AMD ha detallado en el HotChips 33 sus futuras tecnologías de diseño de chiplets multicapa que se estrenará en los procesadores de próxima generación.

Como ejemplo más cercano tenemos a los AMD Ryzen 6000, los cuales seguirán estancados en la arquitectura Zen3 pero llegarán con la memoria caché 3D V-Cache. Si bien se espera que este lanzamiento tenga lugar a finales de año, el futuro de la tecnología de apilamiento en 3D ofrecerá mejoras mucho más interesantes.

Esta tecnología se resume en una memoria caché SRAM sobre el CCD principal de Zen3.  El uso de la tecnología de chiplets 3D ofrece más ventajas más allá de apilar la memoria, ya que aumenta la densidad de interconexión, al tiempo que se reduce el consumo energético y el área usada.

Durante la Computex 2021, AMD mostró un AMD Ryzen 9 5900X con su tecnología 3D V-Cache, lo que implica ofrecer 32 + 64 MB de memoria caché L3 que, según la compañía, esto se tradujo en una mejora de rendimiento de hasta un 15 por ciento.

La presentación de AMD muestra las tecnologías de apilamiento de memoria 3D existentes y futuras. A medida que los TSV (Through Silicon Via), una conexión vertical entre obleas o entre dies, vayan aumentando sus vínculos, la tecnología se centrará en diseños de apilamiento 3D más complejos. En este momento, el apilamiento permite el apilamiento completo entre dies, lo que permite colocar la DRAM sobre las CPU o la CPU sobre otra CPU. La tecnología está avanzando hacia la colocación de módulos separados sobre sí mismos, como núcleos sobre núcleos, para permitir el apilamiento de macrobloques.

Con el tiempo, el paso de los TSV será tan denso que será posible dividir los módulos, plegarlos o incluso dividir los circuitos, lo que renovará por completo el futuro de los procesadores tal y como los conocemos hoy en día. AMD enumeró todas las tecnologías de apilamiento existentes, incluidas las técnicas Foveros/EMIB de Intel, lo que implica que AMD se planteó utilizar esta tecnología para sus procesadores.

AMD ahora ha compartido cómo integra la memoria 3D V-Cache en la parte superior de su CCD Zen3. Esto se consigue mediante el uso de Micro Bump (3D) y varias interconexiones TSV como se ha mencionado anteriormente. La interconexión utiliza un nuevo enlace dieléctrico-dieléctrico con enlace directo CU-CU que fue diseñado y cooptimizado en profunda colaboración con TSMC. Los dos silicones individuales (chiplets) se unen mediante esta tecnología.

Según AMD, el enlace híbrido tiene un paso de 9u y un extremo posterior similar al TSV, que es ligeramente más pequeño que la interconexión Foveros de Intel, que tiene un paso de 10u.

La eficiencia energética de la interconexión es más de 3 veces superior en comparación a la de Micron Bump 3D, la densidad de interconexión es más de 15 veces superior y estos chiplets 3D también ofrecen una mejor relación señal/potencia gracias a la reducción de la capacitancia e inductancia de los TSV.

vía: Videocardz 

Saludos.